Micron lựa chọn tiếp tục thu nhỏ kiến trúc DRAM 6F² thay vì chuyển sang 4F², đồng thời nghiên cứu DRAM 3D như một hướng phát triển dài hạn. Công ty cũng hé lộ lộ trình DRAM thế hệ mới, bộ nhớ DDR6, LPDDR6, HBM và NAND phục vụ nhu cầu điện toán AI.

Micron tiếp tục với 6F², chưa đưa 4F² vào lộ trình

Micron hiện chưa có kế hoạch triển khai kiến trúc DRAM 4F², dù đã nghiên cứu công nghệ này trong hơn hai thập kỷ. Theo Scott DeBoer, Chủ tịch kiêm Giám đốc Công nghệ và Sản phẩm của Micron, 4F² “hiện không nằm trong lộ trình” phát triển của công ty.

Trong webinar công nghệ ngày 21/10/2026, DeBoer cho biết Micron đã xây dựng và đánh giá nhiều nguyên mẫu 4F² để so sánh với các phương án khác. Tuy nhiên, công ty quyết định không theo đuổi kiến trúc này do độ phức tạp và chi phí sản xuất cao hơn, cùng những giới hạn vật lý có thể cản trở khả năng thu nhỏ trong tương lai.

Theo giải thích của DeBoer, mật độ bit của DRAM không chỉ phụ thuộc vào diện tích kiến trúc ô nhớ. Khoảng cách giữa các tụ điện (capacitor pitch), kích thước tụ điện và cách bố trí các thành phần mới là những yếu tố quan trọng quyết định mật độ lưu trữ trên mỗi wafer. Vì vậy, chuyển từ 6F² sang 4F² không đồng nghĩa với việc chắc chắn đạt được mật độ bộ nhớ cao hơn.

Thay vì chuyển sang 4F², Micron sẽ tiếp tục cải tiến kiến trúc 6F² thông qua các thế hệ công nghệ DRAM phẳng (planar DRAM), đồng thời nghiên cứu DRAM 3D như một phương án dài hạn khi việc thu nhỏ DRAM truyền thống tiến gần đến các giới hạn vật lý.

Động thái này diễn ra trong bối cảnh CXMT, nhà sản xuất bộ nhớ Trung Quốc, đang thúc đẩy kiến trúc 4F². Tuy nhiên, lựa chọn công nghệ của Micron phản ánh đánh giá riêng của công ty về khả năng mở rộng, chi phí và độ phức tạp trong sản xuất.

Lộ trình DRAM: Từ 1γ đến 1η

Micron cho biết nút công nghệ DRAM 1γ (1-gamma) đã bước vào sản xuất hàng loạt. Đây sẽ là nền tảng cho các sản phẩm chủ chốt được giới thiệu trong khoảng 12 tháng tiếp theo.

Bước kế tiếp là 1δ (1-delta), dự kiến đi vào sản xuất hàng loạt trong nửa cuối năm 2027. Micron đặt mục tiêu cải thiện mật độ bit ở mức khoảng 20% đến 30% so với thế hệ trước. Công nghệ này đang được phát triển tại Boise, Mỹ, và dự kiến được sản xuất tại Mỹ cùng một số cơ sở khác.

Xa hơn trong lộ trình, Micron đang phát triển nút 1ε (1-epsilon), sử dụng công nghệ liên kết wafer (wafer bonding) nhằm cải thiện mật độ bit và đáp ứng các yêu cầu của ứng dụng AI.

Với những thế hệ tiếp theo như 1ζ (1-zeta) và 1η (1-eta), công ty đang nghiên cứu kết hợp công nghệ quang khắc EUV khẩu độ số cao (High-NA EUV), vật liệu mới và các cải tiến khác để tiếp tục mở rộng khả năng thu nhỏ của DRAM phẳng.

Micron cũng nhấn mạnh rằng DRAM 3D không đơn thuần là công nghệ chỉ được phát triển sau khi hoàn tất các nút DRAM phẳng. Hai hướng nghiên cứu đang được tiến hành song song. Thời điểm đưa DRAM 3D vào sản xuất sẽ phụ thuộc vào sự cân bằng giữa chi phí, độ phức tạp chế tạo và hiệu năng thiết bị.

DDR6, LPDDR6 và các hướng phát triển HBM

Bên cạnh công nghệ chế tạo, Micron đang chuẩn bị cho những thế hệ sản phẩm bộ nhớ tiếp theo nhằm đáp ứng nhu cầu ngày càng đa dạng của hệ thống máy chủ, thiết bị di động và hạ tầng AI.

Với DDR6, Micron đặt mục tiêu cung cấp băng thông gấp đôi DDR5. Trong khi đó, LPDDR6 được thiết kế để cải thiện hiệu quả sử dụng năng lượng khoảng 35% so với LPDDR5, với mức cải thiện còn cao hơn ở một số cấu hình mật độ nhất định.

Về dung lượng bộ nhớ máy chủ, Micron cho biết đã lấy mẫu RDIMM DDR5 dung lượng 512 GB và đề cập kế hoạch phát triển RDIMM 1 TB. Đây là một phần trong nỗ lực mở rộng dung lượng bộ nhớ cho các hệ thống cần xử lý khối lượng dữ liệu lớn.

Đối với AI, công ty tiếp tục phát triển bộ nhớ băng thông cao HBM, bao gồm các sản phẩm tiêu chuẩn và thiết kế tùy chỉnh theo nhu cầu khách hàng. Một hướng đáng chú ý khác là bộ nhớ băng thông cao theo chiều dọc (vertical HBM – vHBM), trong đó bộ nhớ được xếp chồng trực tiếp trên chip xử lý nhằm tăng băng thông.

Tuy nhiên, thiết kế bộ nhớ xếp chồng theo chiều dọc cũng đặt ra thách thức về quản lý nhiệt. Micron đang nghiên cứu các giải pháp đóng gói tiên tiến, trong đó có liên kết lai (hybrid bonding) để tăng mật độ kết nối, hỗ trợ băng thông cao hơn, phát triển các cấu trúc HBM nhiều lớp hơn và cải thiện khả năng làm mát.

NAND thế hệ 11 hướng tới mật độ cao hơn

Ở mảng NAND, Micron dự kiến tăng tốc triển khai công nghệ Generation 11 (G11) trong nửa cuối năm 2027.

Theo lộ trình được trình bày, G11 hướng tới mật độ bit gấp đôi thế hệ G9, tốc độ I/O cao gấp 1,5 lần và giảm năng lượng tiêu thụ cho truyền dữ liệu. Công nghệ này cũng dự kiến sử dụng liên kết wafer với wafer (wafer-on-wafer bonding) và cấu trúc có hơn 400 lớp.

Micron đồng thời định hướng phát triển NAND cho các ứng dụng AI theo những yêu cầu khác nhau, từ lưu trữ có tốc độ truy xuất cao đến các giải pháp băng thông lớn hơn. Việc lựa chọn kiến trúc và thiết kế cụ thể sẽ phụ thuộc vào hiệu năng, chi phí và nhu cầu của từng ứng dụng.

DRAM 3D có thể là hướng đi dài hạn sau khi DRAM phẳng tiến gần giới hạn

Lộ trình được Micron trình bày cho thấy công ty vẫn nhìn thấy dư địa phát triển cho DRAM phẳng trong những năm tới, thông qua các nút công nghệ mới, vật liệu tiên tiến và cải tiến quy trình. Song song với đó, DRAM 3D đang được chuẩn bị như một hướng công nghệ có thể giúp tiếp tục nâng cao mật độ và hiệu năng khi các phương pháp thu nhỏ truyền thống ngày càng khó khăn.

Hiện Micron chưa công bố thời điểm cụ thể đưa DRAM 3D vào sản xuất hàng loạt. Công ty cho biết quyết định sẽ dựa trên mức độ sẵn sàng về công nghệ, chi phí và hiệu năng.

Với nhu cầu bộ nhớ ngày càng tăng trong các hệ thống AI, chiến lược của Micron không chỉ tập trung vào thu nhỏ ô nhớ mà còn kết hợp nhiều hướng phát triển: cải tiến DRAM phẳng, nghiên cứu DRAM 3D, tăng băng thông HBM và nâng cao mật độ NAND. Đây là những mảng công nghệ mà công ty đang theo đuổi để đáp ứng các yêu cầu khác nhau của hạ tầng điện toán thế hệ mới.